GPIO模拟串口通信

在资源受限的嵌入式项目中，GPIO模拟串口（UART）仍有实际需求。尽管现代MCU多数具备多个硬件串口，但实际项目中仍可能遇到串口数量不足的情况，尤其在低成本、小封装芯片的应用场景中。

一、GPIO模拟串口的基本原理

GPIO模拟串口，顾名思义，就是通过软件控制普通IO口的高低电平，模拟串口通信协议中TX（发送）和RX（接收）信号的波形。
1.1 发送过程
发送原理较为直接：根据波特率计算出每个bit的持续时间（T = 1 / 波特率），在定时器中断中依次输出数据的起始位、数据位、校验位和停止位。例如在48MHz主频的MCU上，实测发送速率可以达到256000bps，表现良好。
1.2 接收过程
接收过程相对复杂，需要借助GPIO中断和定时器协作：
• 监听RX引脚下降沿（起始位）；
• 中断触发后启动定时器，设置首次中断周期为半个bit时间；
• 在定时器中断服务程序中采样数据位（每个bit一个周期）；
• 收满完整帧后，将数据传给主任务处理。

二、接收速率瓶颈分析与优化历程

早期实现中，接收速率仅能支持19200bps，超过后即发生数据异常。为提高性能，对接收流程进行深入剖析和优化。
2.1 性能瓶颈识别
通过在定时器中断中加入IO翻转信号并使用逻辑分析仪观测，发现以下两个瓶颈：
• 首次中断延迟过大：从GPIO下降沿触发到第一次采样IO翻转，有50.8us延迟，远超期望值35us；
• 中断处理开销大：定时器中断服务函数中的除法操作占用大量CPU时间，导致bit采样位置偏移。
2.2 优化措施一：消除除法操作
频繁的除法运算是嵌入式系统中常见的性能陷阱。使用常量替代除法（例如预先计算tick数）后，首次采样延迟从50.8us缩短至39us，显著减小偏移。
2.3 优化措施二：提前启动定时器
进一步优化时序，在GPIO中断的最开始阶段即完成定时器周期设置和启动，以最大限度减少响应延迟。

三、高波特率采样误差补偿

尽管优化后已