测试用例代码（加法计数器为例）

第一步：添加英文版文件
1.右键点击 “Design Sources”
2.选择 “Add Sources”
3.添加 simple_adder_en.v
第二步：添加英文版测试文件
1.右键点击 “Simulation Sources”
2.选择 “Add Sources”
3.添加 simple_adder_tb_en.v
4.右键点击文件，选择 “Set as Top”
第三步：运行仿真
1.点击 “Run Simulation”
2.选择 \"Run Behavioral Simulation

方面Design Sources Simulation Sources
源码设计特点：
✅ 硬件实现 - 定义实际的加法器电路
✅ 端口接口 - 有明确的输入输出端口
✅ 组合逻辑 - 实现加法运算功能
✅ 可综合 - 能被综合工具转换为硬件
✅ 可下载 - 能下载到FPGA芯片运行
仿真设计特点：
✅ 测试验证 - 验证源码设计的功能
✅ 无端口 - 测试台不需要外部接口
✅ 时序控制 - 使用延迟控制测试时序
✅ 系统任务 - 大量使用仿真专用任务
✅ 结果验证 - 自动验证输出结果正确性
// 端口信号定义
input [5:0] a, b, c, d; // 输入端口
output [7:0] e; // 输出端口
wire [6:0] outa1, outa2; // 内部连线

// 测试信号定义
reg [5:0] a, b, c, d; // 测试输入信号
wire [7:0]