[UPF]大规模设计优化 -debug_access+all 带来的仿真性能问题

大规模设计优化 -debug_access+all 带来的仿真性能问题

1. 更详细的UPF文件示例（配合前述testbench和双电源域设计）

这个UPF例子假定你的设计有两个电源域PD1、PD2，分别控制，不同的控制信号负责电源开关、隔离、保持。并且假设VDD1、VDD2为PD1、PD2的主电源，VSS为全局地。

# === 创建电源网络和端口 ===create_supply_net VDD1create_supply_net VDD2create_supply_net VSScreate_supply_port VDD1_port -direction increate_supply_port VDD2_port -direction increate_supply_port VSS_port -direction inconnect_supply_net VDD1 -ports VDD1_portconnect_supply_net VDD2 -ports VDD2_portconnect_supply_net VSS -ports VSS_port# === 创建电源域 ===create_power_domain PD1 -elements {top.u_block1}create_power_domain PD2 -elements {top.u_block2}# 假设block1、block2为实例名，顶层为top# === 指定电源域主电源和地 ===set_domain_supply_net PD1 -primary_power_net VDD1 -primary_ground_net VSSset_domain_supply_net PD2 -primary_power_net VDD2 -primary_ground_net VSS# === 创建电源开关 ===create_power_switch SW1 -dom