网站导航
> 技术文档 > 通信算法之321：verilog中generate if 用法-综合掉无用分支

通信算法之321：verilog中generate if 用法-综合掉无用分支

网友: 技术文档 2025-09-03 04:12:59

文章目录

一.示例代码

提示：参考

// 根据添加/补偿频偏的标志，确定使用的频偏wire signed [WIDTH-1 : 0] freq;generateif(FREQ_FLAG == 1\'b1) beg
网络标签：

相关问题