课程设计——基于FPGA的共享单车计费器设计（含源码）_自行车阶梯式计费器

摘要：

随着全球气候的不断变暖和环境的不断恶化，为了保护我们的地球家园，为了减少碳排放，绿色出行受到越来越多人的选择，共享单车的出现无疑一定层度减少了人们对汽车的依赖，对减少污染气体的排放到了一定的积极作用，可是随之而来共享单车也产生了一系列问题，比如传统共享单车的计费问题，传统共享单车计费方式主要是单一的软件计费，这种计费方式在一些突发状况中并不适用，比如忘带手机或手机没电等状况。本设计提供了一种新型的共享单车硬件计费方式的设想，是一种利用Verilog硬件描述语言基于FPGA的共享单车计费设计。本设计采用层次化的设计方式，模块分明，易于实现和移植。该设计采用硬件方式设计，稳定性更强，能适用于多种共享单车运行环境，更符合当下人们的出行付费习惯，能够更好地满足于市场的需要。

关键词：FPGA，Verilog，计费器，共享单车

1引言

共享单车的出现给人们带来了便捷的生活，缩短了人们的最后一公里，人们对共享单车依赖也越来越深，移动支付的普及也为共享单车的推广做出了极大的贡献，但是有时我们会出现手机电量不足等突发状况或者是其他不便使用手机的场景，本设计就是针对这些状况提出了一种新的共享单车计费器计费设想。

Verilog HDL是现在世界上绝大多数数字IC工程师都在使用的一种硬件描述语言，它已经成为业界内数字电路设计的一种标准硬件描述语言。不同于原理图直接描述电路的结构和功能，它是以文本形式来描述数字电路的结构和功能的[1]。Verilog HDL不但可以采用层次化的逻辑设计，而且还可以用于数字系统的仿真验证（用计算机仿真软件对数字逻辑电路的结构和行为进行分析预测，对HDL行为进行解释，一般的输出形式为波形图），逻辑综合（把硬件描述语言的数字电路逻辑模型转变成电路基本原件以及把这些基本元件进行连接生成电路模型）和时序分析等。Verilog HDL的应用场景有算法级别，寄存器传输级，逻辑级、门级和版图级等各个层级的设计和描述[2]。

FPGA（Field Programmable Gate Array，简称FPGA），翻译成中文就是现场可编程逻辑门阵列， FPGA器件属于专用集成电路中的一种半定制电路，它不像CPLD那样采用两级可编程的“与或”阵列来实现逻辑功能，而是基于查找表的原理来实现组合逻辑函数，能够有效的解决原有的器件门电路数较少的问题。FPGA 的基本结构包括可编程的I/O模块，可编程的逻辑块，数字时钟管理模块，嵌入式只读存储器，可编程连线资源，内部包含专用硬核，底层内嵌多种功能单元[3]。FPGA逻辑功能编程简单，就好像向RAM中写数据一样。由于FPGA具有大量的布线资源，编程更加灵活，集成度更高，适合大规模，高性能的数字系统设计以及投资较低的特点，在数字电路设计领域得到了广泛的应用。

2 共享单车计费器设计实现的软硬件

2.1 硬件

（1）芯片：共享单车计费器设计使用的 FPGA 芯片型号为 EP4CE6F17C8，是属于ALTERA公司 CYCLONE IV 系列的产品。这款芯片主要的参数为，六千二百七十二个逻辑单元LE，三百九十二个乘法器，RAM存储空间为276480bit，有一百七十九个I/O口，推荐的工作电压是一点一二伏特，工作温度最好在零到八十五度之间。这种型号芯片的封装为（球状引脚栅格阵列） BGA 封装，共有二百五十六个引脚。根据官方数据，CYCLONE IV芯片拥有更高的性能以及更低的功耗，相较于上一代功耗减少了百分之二十五。

（2）JTAG接口：JIAG（联合测试工作组）接口可以把Quartus软件编译好的Verilog代码（.JIC文件）烧录进FPGA芯片中，因为FPGA是基于随机存储器的一种结构，它的内部没有固化的flash模块，无法存储数据，因此，通过JTAG下载的程序，关掉电源以后就会丢失，所以每次打开电源是都要重新下载才可以。目前，大多数高级部件都支持JTAG协议。

（3）50MHz有源晶振：晶振在数字电路设计中的基本作用是提供一个时序控制的时钟信号。

（4）六位一体的八段共阳极LED数码管：如图1所示，与普通的