FPGA 时钟拓扑结构建议_fpga时钟树

时钟拓扑结构建议 赛灵思建议使用简单的时钟树拓扑结构，因其设计所需的时钟缓存数量最少。使用额外的时钟缓存需要更多的布线轨 道，这可能导致在时钟布线要求高并且接近最大容量的时钟区域中的布局错误或布线冲突。 以下是针对 BUFGCE/BUFGCTRL/BUFGCE_DIV 连接的时钟拓扑结构建议。 并行时钟缓存 使用并行时钟缓存来实现以下目的： • 确保跨实现运行的可预测的展示位置 当并行时钟缓存由相同的输入时钟端口 MMCM ， PLL 或 GT*_CHANNEL 直接驱动时，无论网表变化或逻辑布局变 化如何，缓存始终置于与其驱动器相同的时钟区域中。 • 匹配时钟树的并行分支之间的插入延迟 赛灵思推荐并行缓存通过级联时钟缓存，特别是在分支之间存在同步路径时。当使用级联缓存时，即使使用 CLOCK_DELAY_GROUP
外贸人才招聘