FPGA 学习系列（5）：Verilog 设计仿真与调试_verilog仿真

技术文档

FPGA 学习系列（5）：Verilog 设计仿真与调试

在 FPGA 设计中，代码编写完成后不能直接烧录到芯片运行，而是需要通过仿真（Simulation）进行功能验证。Verilog 提供了多种仿真手段，如测试平台（Testbench）、波形分析（Waveform） 和 调试技巧，帮助我们确保代码正确无误。本篇博客将介绍 Verilog 代码的仿真流程，并提供一些实用的调试技巧。

1. 为什么需要仿真？

FPGA 设计仿真的主要目的包括：

验证功能逻辑是否正确：检查组合逻辑和时序逻辑是否符合预期。
捕捉潜在错误：例如时序竞争、初始值问题、复位问题等。
优化性能：分析 FPGA 的时序收敛情况，提高设计效率。

常见的仿真方式包括：

功能仿真（Functional Simulation）：检查逻辑功能是否正确。
时序仿真（Timing Simulation）：考虑时序延迟的影响，检查 Setup/Hold 违例。
后仿真（Post-Implementation Simulation）：在综合、布局布线后进行的完整仿真。

2. Verilog 测试平台（Testbench）编写

2.1 什么是 Testbench？

Testbench（测试平台） 是用于驱动和观察 Verilog 设计的代码，不会被综合到 FPGA 硬件中。它通常包含：

实例化待测试模块（DUT, Device Under Test）
生成时钟和复位信号
提供输入信号
监测输出信号

2.2 Testbench 代码示例

假设我们有一个 4 位加法器模块：

module adder4 ( input wire [3:0] a, b, output wire [3:0] sum); assign sum = a + b;endmodule

我们可以编写一个 Testbench 进行验证：

`timescale 1ns / 1ps // 定义时间单位module tb_adder4; reg [3:0] a, b; // 输入信号 wire [3:0] sum; // 输出信号 // 实例化被测试模块 adder4 uut ( .a(a), .b(b), .sum(sum) ); initial begin // 观察信号变化 $monitor(\"Time=%0t: a=%b, b=%b, sum=%b\", $time, a, b, sum); // 测试用例 a = 4\'b0001; b = 4\'b0010; #10; // a=1, b=2 a = 4\'b0110; b = 4\'b0011; #10; // a=6, b=3 a = 4\'b1111; b = 4\'b0001; #10; // a=15, b=1 $finish; // 结束仿真 endendmodule

2.3 Testbench 解析

$monitor：用于打印信号值变化。
#10：表示延迟 10 个时间单位。
$finish：仿真结束。

3. 生成时钟信号

在 FPGA 设计中，大多数模块依赖时钟信号（Clock）驱动，Testbench 需要生成一个周期性时钟。

3.1 时钟信号生成示例

reg clk;initial begin clk = 0; forever #5 clk = ~clk; // 每 5 ns 翻转一次，周期为 10 nsend

这段代码会生成一个 100MHz（10ns 周期） 的时钟信号。

4. 仿真工具及波形分析

4.1 仿真工具

常见 Verilog 仿真工具：

ModelSim（Intel Quartus Prime 推荐）
Vivado Simulator（Xilinx FPGA 推荐）
ISE Simulator（Xilinx 旧版）
Verilator（开源 Verilog 仿真器）

4.2 波形分析（Waveform）

仿真完成后，可以查看波形文件 （.vcd 或 .wlf 格式），分析信号变化。例如：

initial begin $dumpfile(\"wave.vcd\"); // 生成波形文件 $dumpvars(0, tb_adder4); // 记录所有信号变化end

然后在仿真工具（如 GTKWave）中查看波形。

5. 调试技巧

5.1 使用 `$display` 和 `$monitor`

$display(\"Current time=%0t, signal=%b\", $time, signal);

$display：只在调用时输出一次。
$monitor：每当信号变化时输出。

5.2 检测关键时序问题

竞争和冒险（Race Condition）

若时序逻辑使用 =（阻塞赋值），可能导致竞争：

always @(posedge clk) begin q = d; // 可能产生竞争，应改为 q <= d;end

5.3 添加仿真断言（Assertions）

在 Vivado 中，可使用 assert 进行时序检查：

always @(posedge clk) begin assert(signal1 == signal2) else $error(\"Mismatch detected at time %t\", $time);end

如果 signal1 和 signal2 不匹配，会报错。

6. 结语

本篇博客介绍了 Verilog 仿真 的基本方法，包括 Testbench 编写、波形分析和调试技巧。在 FPGA 设计中，仿真是确保电路正确性的关键步骤，掌握有效的仿真方法将大大提高开发效率。

下一期：《FPGA 学习系列（6）：Verilog 进阶设计技巧》

FPGA 学习系列（5）：Verilog 设计仿真与调试_verilog仿真