什么是FPGA？ FPGA的基本定义 FPGA（Field Programmable Gate Array，现场可编程门阵列）是一种可由用户在现场通过硬件描述语言（HDL）进行编程配置的集成电...
目标 AD9226为12位，65MHz采样率ADC。基于ZYNQ7010平台，PL端采集AD数据，通过内部AXI总线，将数据搬运到PS的DDR。 可以将如上目标分解为3个小目标 实现PL...
声明：本博客并非严格的、完整的技术型文章，只是将本人所接触到的内容作学习记录，如有错误欢迎大家在评论区指正。如果这篇博客对你有帮助的话，请给我点一...
在 Verilog 中，时钟分频是常见的操作，用于生成不同频率的时钟信号以满足不同模块的需求。下面为你详细讲解几种常见的时钟分频方式，并给出对应的代码示例...
ps:统计了一下网上提到过的禾赛FPGA面经，对其中的八股问题进行了解答，文字来源网络，侵权请联系删除！ 目录 1、面经统计 1.1 FPGA面经1 1.2 FPGA面经2 1.3...
在数字电路设计领域，Xilinx 的 Vivado 设计套件凭借其强大的功能，成为了众多工程师进行 FPGA 和 ASIC 设计的首选工具。其中，引脚约束作为设计流...
目录 一、前言 二、时序分析 2.1 时序分析 2.2 时序路径类型 2.3 时序分析类型 三、时序约束 四、时序报告 4.1 时序报告概览 4.2 Summary 4.3 Source Clock...
本文介绍了几款采样率至少为500Msps的高速ADC芯片，并详细介绍ADC与FPGA之间的常见接口形式，以及FPGA如何正确读取高速ADC的输出数据。以下内容基于当前的高...
飞书文档https://x509p6c8to.feishu.cn/wiki/SKZzwIRH3i7lsckUOlzcuJsdnVf I2S简介 I2S（Inter-Integrated Circuit Sound）是一种用于传输数字音频数据的通...
1. 时钟块(clocking block) 时钟块的声明和例化是一体化，也就是在声明的时候，其实就实例化了，不需要再例化了。时钟块不能嵌套，且只能声明再module、inte...
