程序员档案馆

Verilog语言编写FPGA平台全数字锁相环：实现相位同步的利器 去发现同类优质开源项目:https://gitcode.com/ 项目介绍 在数字信号处理和通信系统中，相位同步...

目录 一、 任务介绍 二、基本原理 三、基于FPGA实现BPSK 调制 四、源码 一、 任务介绍 BPSK 调制在数字通信系统中是一种极重要的调制方式，它的抗干扰...

本文还有配套的精品资源，点击获取 简介：本文详细解析了Xilinx FPGA设计中PLL和MMCM的关键作用、配置方法和应用实践。介绍了PLL作为反馈控制系统稳定时...

本文还有配套的精品资源，点击获取 简介：QPSK作为高效率的数字调制技术，在现代通信系统中扮演重要角色。本文详细介绍了基于FPGA的QPSK调制解调电路的...

一、光学成像与对焦的物理本质 1. 对焦的核心目标：最小弥散圆理论 当物体发射的光线通过镜头后，在传感器上形成的光斑称为 “弥散圆”。当物体位于准确焦平...

接下来对FPGA的DDS的ip核进行学习。 首先对DDS需要有些了解 DDS信号发生器采用直接数字频率合成（Direct Digital Synthesis，简称DDS）技术，简单来说就是 ...

有些时候，为了方便，我们就直接使用dds的ip核来生成波形，其配置还是有些需要注意的点。 以下是建立一个dds ip核的过程，并且使用testbench观察波形仿真。 ...

Xilinx中的PLL（锁相环）和MMCM（混合模式时钟管理器）都是用于时钟管理的关键组件，但它们之间存在一些显著的区别。以下是对两者的详细比较： 1. 功能特性 ...

#一、程序需求         使用STM32输出两路PWM信号，CH1与CH2要求频率相同，占空比和相位差独立可调，并且能够根据上位机命令动态更改频率、占空比和相位，PW...

案例说明        xilinx的7系列FPGA中，提供有高性能的时钟管理单元（CMT），每个CMT中都包含有一个PLL和MMCM。PLL和MMCM是实际存在的硬件电路，用以对输入...